報告書番号

W03033

タイトル（和文）

高電圧炭化ケイ素（SiC）pnダイオードのプロセス技術の開発 -通電劣化抑制手法の基礎検討と高電圧SiC pnダイオードの試作-

タイトル（英文）

Development of process technologies for high voltage SiC pn diode fabrication-Investigation of reduced technique for forward voltage degradation and fabrication of high beakdown voltage SiC pn diode-

概要 （図表や脚注は「報告書全文」に掲載しております）

当研究所が開発した縦型ホットウォール式反応炉により4H-SiC単結晶基板上に形成させたエピタキシャル膜を用いてSiC pnダイオードを試作し、エピタキシャル膜の膜厚や結晶面、結晶面の傾斜方向に対するSiC pnダイオードの通電劣化依存性を調べた。エピタキシャル膜厚が厚くなるとともに、順方向電圧が顕著に劣化することを明らかにした。(000-1)C面を用いることで通電劣化が抑制できることを世界で初めて明らかにした。(000-1)C面のSiC単結晶基板を適用したSiC pnダイオードを試作した結果、(000-1)C面を用いたSiC半導体素子では世界最高の耐電圧4.6kVを得た。

概要 （英文）

We investigated the dependences of forward voltage degradation of SiC pn diodes on the epitaxial layer thickness, the crystal face, and the off-direction. The forward voltage is remarkably degraded as increase in epitaxial layer thickness. We found that forward voltage degradation could be suppressed by fabricating pn diodes on (000-1) C-face for the first time. A high voltage SiC pn diode fabricated on (000-1) C-face was successfully withstanding 4.6 kV, which is the highest breakdown voltage for SiC devices using (000-1)C-face.

報告者

キーワード